台積電助攻 聯發科挺進2奈米世代 要拚領先對手高通

台積電助攻，聯發科挺進2奈米世代。新思科技6日發布新聞稿提到，聯發科採用新思科技以AI驅動的電子設計自動化 （EDA）流程，用於2奈米製程上的先進晶片設計。

業界分析，聯發科在3奈米5G旗艦晶片推出腳步領先高通，這次2奈米能否再領先，備受關注。新思科技近日宣布持續與台積公司密切合作，並利用台積最先進的製程與3DFabric技術提供先進的電子設計自動化與IP解決方案，為AI與多晶粒設計加速創新，聯發科並與新思科技擴大協作，使設計人員在台積2奈米製程上開發，滿足高效能類比設計矽晶片需求。

聯發科副總經理吳慶杉表示，與新思科技擴大協作，得以充份發揮他們以AI驅動流程的潛力、加速我們在設計遷移與優化方面的努力，並提升我們將領先業界的系統單晶片導入各垂直市場所需的流程。

台積電生態系統與聯盟管理主管Dan Kochpatcharin則表示，與新思科技的各種AI驅動EDA套件及通過矽認證IP協作取得的成果，協助共同的客戶大幅提升生產力，並為先進AI晶片的設計帶來顯著的成果。

台積電持續推進2奈米2025年量產的目標。台積電先前提到，2奈米將如期在2025年進入量產，其量產曲線預計與3奈米相似。

台積電先前在法說會上曾提到，2奈米製程技術研發進展順利，裝置效能和良率皆按照計畫甚或優於預期。台積電並預期2奈米技術，在頭兩年的產品設計定案（tape outs）數量將高於3奈米和5奈米的同期表現。

隨著聯發科也積極採用台積電2奈米，外界看好聯發科積極在AI相關領域發力的效益，執行長蔡力行先前指出，在AI趨勢引領下，邊緣運算和雲端運算正迅速展開，擁有資料中心的企業，為降低整體擁有成本（TCO），都積極採用客製化晶片，聯發科也透過有彈性的ASIC商業模式，來滿足客戶需求。