MIT研究團隊3D晶片新突破 有望繞過「堆疊」技術限制

隨著積體電路可容納的電晶體數目逼近極限，晶片製造商開始尋求「向上發展」，堆疊電晶體與半導體元件，類似將平房變為摩天大樓，卻遭遇到限制，堆疊晶片時，每層都須以基板作為支架，這會減慢傳輸效率。如今麻省理工學院（MIT）的研究團隊，可望打破此一侷限。

根據MIT工程師近期在《自然》期刊發布的研究，他們發現了一種製作了多層晶片的方法，不需要矽晶圓基板，即可交替堆疊高品質的半導體材料層，且能在夠低的溫度下運作，以保護底層電路。

在2023年，該團隊開發出一種在非晶質表面，生長高品質2D半導體材料（如過渡金屬二硫屬化物，TMD）的方法。TMD被視為矽的接班人，適合製作更小、更高效能的電晶體。然而，該方法需在約攝氏900度的高溫下進行，可能損壞底層電路。

為解決此一問題，團隊利用冶金學概念，實現了在低至攝氏380度下的單晶TMD生長。他們在矽晶圓的二氧化矽薄膜的開口處沉積種子，成功降低成核所需能量，保護底層電路。

研究人員進一步利用這種新方法製作出多層晶片，交替堆疊兩種不同的TMD層，分別是二硫化鉬（適用於n型電晶體）與二硒化鎢（適用於p型電晶體），且不需要矽中介層。

研究團隊預期，這種方法能運用於建構人工智慧（AI）硬體，例如透過在筆記型電腦或穿戴式裝置中堆疊晶片，這些晶片的速度和運算能力可媲美當今的超級電腦，且能儲存與資料中心相當的大量數據。

研究主持人、MIT機械工程副教授金智煥（Jeehwan Kim，音譯），「這項突破為半導體產業開闢了巨大的潛力，能夠在沒有傳統限制的情況下堆疊晶片」，「這可能使人工智慧、邏輯與記憶體應用的運算能力提升數個量級。」